Roboter

Unsere Programme im Bereich Engineering & Information Technology

Lorem ipsum dolor sit amet, consectetuer adipiscing elit. Aenean commodo ligula eget dolor. Aenean massa. Cum sociis natoque penatibus et magnis dis parturient montes, nascetur ridiculus mus. Donec quam felis, ultricies nec, pellentesque eu, pretium quis, sem. Nulla consequat massa quis enim. Donec pede justo, fringilla vel, aliquet nec, vulputate eget, arcu. In enim justo, rhoncus ut, imperdiet a, venenatis vitae, justo. Nullam dictum felis eu pede mollis pretium. Integer tincidunt. Cras dapibus. Vivamus elementum semper nisi. 

Masterprogramme

Universitätslehrgänge

Kompakt-Programme

Dieser Kurs behandelt das Thema Performance Engineering auf dem Compute Node Level. "Performance Engineering" ist dabei weit mehr als die Anwendung von Tools um Hotspots und Bottlenecks auf zu decken. Vielmehr dient es dazu, ein tiefes Verständnis für die Interaktion von Software und Hardware zu entwickeln. Dieser Prozess muss am Core, auf der CPU, bzw. am Rechen-Knoten beginnen, auf dem der Code ausgeführt wird. Sobald die Anforderungen eines Codes verstanden sind und mit Performance Messungen untermauert sind, lässt sich ein Optimierungs-Potential oftmals vorhersagen. 

Im Kurs wird ein hollistischer Ansatz zum Performance Engineering vorgestellt, der auf dem sogenannten Roofline Modell basiert. Dieses wird auf unterschiedliche häufig verwendete Algorithmen angewandt. Grundlagen der CPU Architektur, wie  Pipelining, SIMD, Superscalarity, Memory Hierarchien, etc., die relevant für die Performance sind, werden detailliert besprochen.

Dieser Kurs besteht aus Vorlesungen, Demos und praktischen Übungen.

Dieser Kurs wird vom Vienna Scientific Cluster (VSC) in Kooperation mit dem Erlangen Regional Computing Center (RRZE) organisiert.

Weiterführende Infos finden Sie unter dieser Webseite, öffnet eine externe URL in einem neuen Fenster.

Die meisten HPC-Systeme sind Cluster von Shared-Memory Knoten. Solche SMP-Knoten können kleinere Multi-Core CPUs bis hin zu großen Many-Core CPUs sein. Bei der parallelen Programmierung kann die Parallelisierung zwischen den Knoten (z.B. mit dem Message Passing Interface - MPI) mit einer Shared-Memory Parallelisierung innerhalb der Knoten (z.B. mit OpenMP oder mit MPI-3.0 shared memory) kombiniert werden. Dieser Kurs analysiert die Stärken und Beschränkungen unterschiedlicher paralleler Programmierkonzepte auf Clustern von SMP-Knoten.

Dieser Kurs wird vom Vienna Scientific Cluster (VSC) in Kooperation mit dem Höchstleistungsrechenzentrum Stuttgart (HLRS) und dem Regionalen RechenZentrum Erlangen (RRZE) organisiert.

Weiterführende Infos finden Sie unter dieser Webseite, öffnet eine externe URL in einem neuen Fenster.